Verilog, formalmente IEEE 1364, es un lenguaje de descripción de hardware (HDL) que permite a los ingenieros modelar, simular y sintetizar circuitos electrónicos digitales. Proporciona construcciones para describir la estructura (netlists) y el comportamiento (algoritmos) de sistemas electrónicos en varios niveles de abstracción, incluyendo el nivel de compuertas (gate-level), el nivel de transferencia de registros (RTL - Register-Transfer Level) y el nivel de comportamiento (behavioral-level). Su sintaxis es similar a la del lenguaje de programación C, lo que facilita su adopción por parte de ingenieros de software y hardware.
En el mundo real, Verilog es fundamental en el diseño y verificación de circuitos integrados (ICs) y sistemas en chip (SoCs). Es ampliamente utilizado por empresas de semiconductores como Intel, AMD, NVIDIA y Qualcomm para diseñar microprocesadores, GPUs, FPGAs (Field-Programmable Gate Arrays) y ASICs (Application-Specific Integrated Circuits). Herramientas de Electronic Design Automation (EDA) como Synopsys VCS, Cadence Xcelium y Mentor Graphics QuestaSim lo utilizan para la simulación, mientras que herramientas de síntesis como Synopsys Design Compiler y Xilinx Vivado transforman el código Verilog en netlists físicas para la fabricación.
Para un arquitecto de sistemas, comprender Verilog es crucial al diseñar sistemas que involucran hardware personalizado o al interactuar con equipos de diseño de silicio. Permite evaluar la viabilidad de aceleradores de hardware específicos (por ejemplo, para IA o criptografía), comprender los trade-offs entre rendimiento, consumo de energía y área de silicio, y participar en la definición de interfaces hardware-software. Un arquitecto puede influir en la elección de IP cores, la partición de funcionalidades entre software y hardware, y la optimización de la arquitectura para la síntesis, impactando directamente la latencia, el throughput y el costo de fabricación de un sistema completo.