RISC-V (del inglés, Reduced Instruction Set Computer, V) es una arquitectura de conjunto de instrucciones (ISA) de código abierto y libre de regalías, desarrollada inicialmente en la Universidad de California, Berkeley. A diferencia de ISAs propietarias como x86 o ARM, RISC-V no requiere licencias para su uso o implementación. Su diseño modular y extensible permite a los desarrolladores elegir entre un conjunto de instrucciones base y extensiones opcionales para aritmética de punto flotante, operaciones atómicas, vectoriales, etc., facilitando la creación de procesadores altamente especializados y eficientes para dominios específicos.
La implementación de RISC-V se extiende a través de diversos sectores. En el ámbito de los microcontroladores y sistemas embebidos, empresas como SiFive ofrecen núcleos RISC-V para IoT, automoción y almacenamiento. Western Digital ha anunciado planes para migrar millones de sus unidades de disco duro y SSD a controladores basados en RISC-V. En el espacio de computación de alto rendimiento, proyectos como el procesador "Esperanto Technologies ET-Maxion" y el "SiFive Performance P550" demuestran su escalabilidad. También se utiliza en aceleradores de IA, como los desarrollados por Tenstorrent, y en el ámbito académico y de investigación para prototipado rápido de hardware y exploración de nuevas arquitecturas.
Para un arquitecto de sistemas, RISC-V representa una oportunidad estratégica significativa. La naturaleza abierta y modular de RISC-V elimina las barreras de entrada y las dependencias de proveedores, permitiendo una mayor personalización y optimización del hardware para cargas de trabajo específicas. Esto se traduce en la posibilidad de diseñar sistemas con un equilibrio óptimo entre rendimiento, consumo de energía y coste, crucial para soluciones edge computing, IoT, y aceleradores de IA. Sin embargo, el ecosistema de herramientas (compiladores, depuradores, RTOS) y la madurez de la cadena de suministro de IP pueden ser menos robustos que para ISAs más establecidas, lo que requiere una evaluación cuidadosa de los trade-offs en términos de tiempo de desarrollo, soporte y riesgo. La capacidad de auditar y modificar el hardware a nivel de ISA también ofrece ventajas en seguridad y transparencia.