Una OISC (One-Instruction Set Computer), también conocida como 'Ultimate RISC', es una arquitectura de conjunto de instrucciones (ISA) que, a pesar de su simplicidad extrema, es teóricamente completa de Turing. Esto significa que, con suficiente tiempo y memoria, puede realizar cualquier tarea computacional que una CPU convencional. La clave reside en la elección de una única instrucción potente, como 'subleq' (subtract and branch if less than or equal to zero) o 'mov' (move data), que, mediante combinaciones repetitivas y manipulación de direcciones de memoria, puede emular todas las operaciones aritméticas, lógicas y de control de flujo necesarias.
Aunque las OISC no se utilizan en CPUs comerciales de propósito general debido a su ineficiencia en términos de ciclos de reloj y complejidad de programación, han encontrado aplicaciones en nichos específicos y contextos educativos/de investigación. Por ejemplo, la instrucción 'subleq' es la base de varias implementaciones teóricas y simuladores de OISC, demostrando la viabilidad de la arquitectura. En el ámbito de la seguridad, la simplicidad de una OISC podría, hipotéticamente, reducir la superficie de ataque en sistemas críticos donde la verificación formal es primordial, aunque la complejidad de su compilación y depuración lo hace poco práctico para la mayoría de los casos. También se han explorado en el diseño de máquinas virtuales minimalistas o en la enseñanza de principios de arquitectura de computadoras.
Para un arquitecto de sistemas, la OISC es más un concepto teórico que una opción de implementación directa, pero resalta principios fundamentales de diseño. Demuestra que la complejidad computacional no reside necesariamente en la riqueza del conjunto de instrucciones, sino en la capacidad de combinar operaciones primitivas. Esto es relevante al evaluar ISAs personalizadas para FPGAs o ASICs, donde la minimización de la lógica de hardware puede ser crítica. Un arquitecto debe sopesar el trade-off entre la simplicidad del hardware (menor consumo de energía, menor superficie de silicio) y la complejidad del software (mayor número de instrucciones para una tarea, compiladores más complejos). Comprender la OISC ayuda a apreciar cómo las arquitecturas RISC y CISC gestionan este equilibrio, y por qué las CPUs modernas optan por conjuntos de instrucciones más ricos para optimizar el rendimiento y la eficiencia del software, a costa de una mayor complejidad de hardware.