La Last-Level Cache (LLC) es el nivel más bajo y generalmente el más grande de la jerarquía de caché de un procesador, típicamente designada como L3 o, en algunos sistemas, L4. A diferencia de las cachés L1 y L2, que suelen ser privadas por núcleo o por par de núcleos, la LLC es compartida por todos los núcleos de CPU en un mismo socket o, en arquitecturas NUMA, por todos los núcleos dentro de un mismo nodo. Su función principal es servir como un búfer final antes de acceder a la memoria principal (RAM), almacenando datos y bloques de código que han sido accedidos recientemente o que se predice que serán necesarios, con el objetivo de reducir la latencia promedio de acceso a la memoria y mejorar el rendimiento general del sistema. La LLC opera con una latencia mayor que L1 y L2, pero significativamente menor que la RAM.
La implementación de la LLC es ubicua en procesadores modernos. Por ejemplo, los procesadores Intel Core y Xeon, así como los AMD Ryzen y EPYC, integran cachés L3 compartidas que pueden variar en tamaño desde unos pocos megabytes hasta cientos de megabytes, dependiendo de la generación y el segmento del procesador. En sistemas con múltiples sockets (multi-CPU), cada socket suele tener su propia LLC. En arquitecturas de sistemas de memoria no uniforme (NUMA), la LLC es un componente crítico para gestionar la coherencia de caché y optimizar el acceso a la memoria local y remota. Además, en algunos sistemas de alto rendimiento o con gráficos integrados potentes, se puede encontrar una caché L4, a menudo implementada como una DRAM de alta velocidad (eDRAM) fuera del die principal, actuando como una caché de último nivel para la CPU y la GPU.
Para un Arquitecto de Sistemas, la LLC es un factor crítico en el diseño y la optimización de aplicaciones de alto rendimiento y sistemas distribuidos. El tamaño y la eficiencia de la LLC impactan directamente en el rendimiento de cargas de trabajo sensibles a la latencia, como bases de datos in-memory, sistemas de procesamiento de transacciones en línea (OLTP) y computación de alto rendimiento (HPC). Una LLC insuficiente puede llevar a un mayor número de 'cache misses' y, por ende, a un incremento en los accesos a la memoria principal, degradando el rendimiento. Los arquitectos deben considerar cómo el patrón de acceso a datos de sus aplicaciones interactúa con la LLC, especialmente en entornos multi-threaded o multi-core, donde la contención por la LLC puede ser un cuello de botella. Optimizar la localidad de los datos y el tamaño de los conjuntos de trabajo ('working sets') para que encajen dentro de la LLC puede generar mejoras significativas en el rendimiento, reduciendo la necesidad de escalar horizontalmente o de adquirir hardware más costoso.